完整代码已上传
众所周知，MIPS体系的五级流水线CPU分为五个阶段：取指（IF）、译码（ID）、执行（EX）、存储器（MEM）、写回（WB）。所以这根本算不上“设计”，基本上就是把这个图翻译一遍：
举例来说，如下图，执行阶段（EX.sv）描述绿框内的电路，这个模块的输入大致为蓝线上的节点，输出大致为红线上的节点。这里的大致是因为还有一些需要用到的节点是不在这里面的（比如解决冲突连出来的）。
这样做的好处是每个模块性较强，几十行代码即可解决，静态查错比较方便；模块间连接也比较规范，很好处理。坏处就是一个节点名会敲很多次…
最后代码加起来好像还没有数字钟长？
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- igbc.cn 版权所有 湘ICP备2023023988号-5
违法及侵权请联系：TEL:199 1889 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务