用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门电路

(1) 输入、输出信号的大小非高电平就是低电平

高电平和低电平是两个不同的可以截然区分开来的电压范围，可表示两种不同的状态。例如TTL，2.4～5V－－高电平，用UH表示；而0～0.4V－－低电平，用UL表示。

(2) 数字电路中电子器件的工作状态对应于逻辑1和逻辑0两种不同的状态，即工作在开关状态。半导体二极管、三极管和MOS管则是构成这种电子开

关的基本开关器件。 ·关于正、负逻辑

如果用逻辑1表示高电平，用逻辑0表示低电平，叫做正逻辑赋值，简称为正逻辑。如果用逻辑0表示高电平，用逻辑1表示低电平，叫做负逻辑赋值，简称为负逻辑。在以后的章节中，如果没有特别说明，一律采用正逻辑。 ·数字IC分类

按集成度：小规模IC、中规模IC、大规模IC和超大规模IC 按器件：双极型IC、单极型IC。

2.1 半导体器件的开关特性

一 理想开关的开关特性 1. 静态特性

(1) 断开时，电阻ROFF＝∞，电流IOFF＝0。 (2) 闭合时，电阻RON＝0，不论电流多大。 2. 动态特性 (1) 开通时间ton＝0 (2) 关断时间toff＝0

实际开关：机械开关－－静态特性好，但动态特性很差（在一定的电压和电流范围内）

电子开关－－静态特性差，但其动态特性较好。

在开关速度很高的情况下，开关状态的转换时间(开通时间ton和关断时间toff)显的尤为重要。数字电路中，常常要求器件的导通和截止两种状态的转换，在微秒甚至纳秒数量级的时间内完成。

二、二极管的开关特性 理想二极管：

导通时，导通压降UD＝0V，电流由外电路决定；反偏时，电流＝0，压降由外电路决定。

状态转换时间＝0。 实际二极管：

从正向导通到反向截止需要经历一个反向恢复过程。反向恢复时间tre＝ts＋tt，纳秒数量级，了二极管开关状态转换。

ts称为存储时间，tt称为渡越时间， 原因：

PN结正偏时，两边区域存储有载流子；偏置电压跳变后，存储电荷不能瞬间消失。PN结仍处于正偏状态，存储电荷返回原处，数量由UR、RL决定。电流维持ts，之后存储电荷显著减少，势垒区又逐渐变宽，tt是变宽的时间。 二极管从反向截止转换到正向导通所需的时间称为二极管的开通时间ton。但它比反向恢复时间tre要小的多，可忽略不计。

三、三极管的开关特性

1. 三极管的截止、放大和饱和状态

·NPN型硅BJT的截止条件 UBE<0.5V Je、Jc反偏 表现： IC≈0，UCE≈UCC，对应于开关的断开状态。 ·BJT处于放大条件：Je正偏、Jc反偏

当IB增大时，IC按IC＝βIB的规律增大，而BJT管压降UCE减小，Q点向饱和区靠近。

·临界饱和：当IB增大使UCE降至UCE=UBE时，Jc零偏，称为临界饱和状态，此时的Ic称为集电极饱和电流，用ICS表示，IB称为基极临界饱和电流，用IBS表示，则有

·深度饱和：IB继续增加，但IC已接近于最大值UCC/RC，受UCC和RC的，不会再随IB成比例地增加，BJT进入饱和状态。所以BJT工作在饱和状态的条件为IB＞IBS

进入饱和状态后，iC会随iB的增加略有增加，UCE＜0.7V，集电结变为正向偏置。所以也常把集电结和发射结均正偏作为三极管工作在饱和状态的条件。饱和时的UCE电压称为饱和压降，用UCES表示，典型值UCES≈0.3V（硅管）。由于UCES很小，集电极到发射极之间相当于短路，对应于开关的闭合状态。

·Rb 、RC 、β等参数都能决定三极管是否饱和。Rb越小，β越大，RC越大，三极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱和导通。

2. 三极管开关的过渡过程

三极管工作在开关状态时，不是截止就是饱和，放大只是中间过渡状态。 开通时间ton=td ＋tr td－－延迟时间， tr－－上升时间。 关闭时间toff = tS＋tf tS－－存储时间 tf－－下降时间 延迟时间－－Je由宽变窄所需时间

上升时间－－基区非平衡少子建立浓度分布的时间

存储时间－－基区存贮电荷消散的时间，tS的长短取决于存储电荷数量

下降时间－－Je由窄变宽所需时间，IB由IBS减到0的时间 开通时间和关闭时间总称为三极管的开关时间，一般在几十到几百纳秒的范围，从器件手册中可以查到。

2.2.4 MOSFET的开关特性

MOS型场效应管有四种类型，作为开关器件使用的主要是增强型MOS管。 · 当UIMOS管三个电极之间均有等效电容，它们分别是CGS、CGD和CDS，CGS和CGD一般约为1～3pF，CDS一般约为0.1～1pF，以及负载电容CL。所以，当输入电压突变时，MOS管受上述电容充、放电过程的制约，由截止到导通或由导通到截止的转换并不能立刻完成。

开通时间： ton＝td1＋tr

导通延迟时间td1和上升时间tr之后，才能由截止状态转换到导通状态。

关断时间： toff＝td2＋tf

关断延迟时间td2和下降时间tf之后，才能由导通状态转换到截止状态。 需要说明的是，由于MOS管的导通电阻比三极管的饱和导通电阻大的多，RD

也比RC大，即使CDS和CL很小，其充放电速度也很慢。所以MOS管的开通和关断时间比三极管长，即其开关特性较差。

2.2 分立元器件逻辑门电路

由分立的二极管、三极管和MOS管以及电阻等元件组成的逻辑门电路，叫做分立元器件逻辑门电路。

一、二极管与门和二极管或门 1. 二极管与门 ·二极管与门电路 ·逻辑符号 ·真值表

·逻辑表达式 Y＝AB 2. 二极管或门 ·二极管或门电路

·逻辑符号 ·真值表

·逻辑表达式 Y＝A＋B 二、三极管非门(三极管反相器) ·三极管非门电路 ·逻辑符号 ·真值表

·逻辑表达式 Y = 三、MOS管非门 逻辑关系，Y＝

。

2.3 TTL逻辑门电路

TTL来自于Transistor-Transistor Logic逻辑门电路。 一、TTL非门 ·工作原理

① 当输入信号为高电平时，T2、T3饱和导通，输出端电压UO＝UCES3，为低电平。

② 当输入信号为低电平时，T2和T3都截止。T4和D导通，输出电压为3.6V 高电平

二、TTL非门的主要特性和参数 1．电压传输特性

UO＝f(UI)关系曲线形象具体地描述了输出电压UO与输入电压UI的关系，称为电压传输特性曲线。

TTL反相器的电压传输特性曲线可分为AB、BC、CD、DE四段。

AB段：UI＜0.6V，T1深度饱和，T2和T3都截止，T4和D导通，UO＝UOH BC段：UI从0.6V增加，并且UI＜1.3V时，可得0.7V＜UB2＜1.4V，T2开始导通（T3仍截止）。所以UI增加，使T2d的UC2减小，又因T4跟随，所以输出电压会随UC2线性减小。

CD段：T3开始导通→T2的发射极阻抗减小→T2的IE2↑→加速T3向饱和过渡，相应地T4和二极管D截止。该段称为转折区。

DE段：UI>1.4V后，各管的工作状态不再发生重大变换，只是略有程度的差别。T3一直处于饱和状态，UO＝UOL，因此称该段为导通区。

2．输入端噪声容限

从电压传输特性曲线可看出，当UI偏离0.3V而上升时，UO并不马上下降。同样，当UI偏离3.6V而下降时，UO也并不会立即上升。因此，在TTL反相器中，即使有噪声电压叠加在输入信号的高、低电平上，只要噪声电压的幅度不超过允许的界限，其输出端的逻辑状态就不会受到噪声的影响。通常，把不允许噪声超过的界限叫做噪声容限。显然，电路噪声容限越大，其抗干扰能力就越强。 在数字电路中，TTL门电路的负载经常是同类门，这样，前一级门电路的输出，就是后一级门电路的输入。

与噪声容限有直接关系的参数是： (1) 输出高电平UOH

UOH是TTL反相器处于截止状态时的输出电压，其典型值是3.6V，产品规定的最小值为UOHmin＝2.4V。常称UOHmin为标准高电平。

(2) 输出低电平UOL

UOL是TTL反相器处于导通状态时的输出电压，其典型值是0.3V，产品规定的最大值为UOLmax＝0.4V。常称UOLmax为标准低电平。

(3) 输入高电平UIH

UIH是对应于逻辑1的输入电压，其典型值是3.6V，产品规定的最小值为UIHmin

＝2.0V。常称UIHmin为开门电平，并记作UON，它是保证反相器处于导通状态所允许的输入高电平的下限。

(4) 输入低电平UIL

UIL是对应于逻辑0的输入电压，其典型值是0.3V，产品规定的最大值是UILmax＝0.8V。常称UILmax为关门电平，并记作UOFF，它是保证反相器处于截止状态所允许的输入低电平的上限。

·噪声容限示意图。

当G2门输入为高电平时的噪声容限为

UNH＝UOHmin－UIHmin＝(2.4－2.0)U＝0.4V

当G2门输入为低电平时的噪声容限为

UNL＝UILmax－UOLmax＝(0.8－0.4)U=0.4V

UNH反映了同类门连接时输入高电平允许叠加在其上的负向噪声电压的最大值；

UNL反映了同类门连接时输入低电平允许叠加在其上的正向噪声电压的最大值；

由于TTL门电路的输入输出电阻都不高，虽然UNH、UNL都只有0.4V，但其抗干扰能力仍然比较强。

3. 输入特性 ·输入特性曲线 ·输入短路电流IIS ·输入高电平漏电流IIH

4. 输入端负载特性

在实际使用中，经常需要在TTL反相器的输入端与地之间接入电阻Ri。 开门电阻RON：输入电压为开门电平UON时的电阻，一般取RON＝2.5KΩ 关门电阻ROFF：输入电压为关门电平UOFF时的电阻，一般取ROFF＝0.7KΩ。 当Ri＞RON时，相当于加的是高电平 当Ri＜ROFF时，相当于加的是低电平

当ROFF＜Ri＜RON时，则TTL反相器将处于放大状态。 5．输出端负载特性

分为两种情况：

(1) 灌电流负载(低电平输出特性)

发生于输出为低电平时，所带负载电流流入驱动门输出端－－灌电流

(Injection Current)，相应的负载称为灌电流负载。当灌电流增加时，T3的饱和程度要减轻，输出电压随灌入电流的增加稍有增大。若灌电流增加过大，使T3退出饱和状态，输出低电平将显著增加。为可靠起见，必须保证IOL＝NIIL≤IOLmax，从而使输出低电平UOL不超过规范值0.4V。一般TTL门电路带灌电流负载的能力IOLmax可达到16mA。

(2) 拉电流负载(高电平输出特性)

发生于输出为高电平时，所带负载电流流出驱动门输出端－－拉电流(Draw－off Current)，相应的负载称为拉电流负载。当拉电流增加时，在Rc4上的压降增加，输出高电平UOH下降。若拉电流增加过大，输出高电平将显著下降。为了正常工作，必须保证IOH＝NIIH≤IOHmax，以使输出高电平UOH不低于规范值2.4V，一般IOHmax为400μA。

·扇出系数：NO表示电路带负载的能力。对于典型TTL逻辑门电路，NO≥8。 6．平均传输延迟时间

tpd =( tPHL+ tPLH )

因为tpd很难准确计算，所以一般用实验方法测定。

三、TTL与非门、或非门等 1．电路组成

·多发射极三极管

2． 工作原理

A、B两个输入端中只要有一个输入为低电平，T1发射结就先导通，使T1处于深度饱和状态，从而将UC1钳制在0.3V，使T2、T3截止，T4、D导通，输出高电平。 只有A、B都为高电平时，T1才进入发射结反偏、集电结正偏的倒置放大状态。T2饱和导通，T3也饱和导通，输出低电平。

3. TTL或非门 (1) 电路组成 (2) 工作原理

4．TTL与门、或门及与或非门 5．TTL异或门

四、TTL集电极开路门(OC门)和三态门(TSL门) 1. TTL集电极开路门(简称OC门)

·线与：将几个门的输出端并联以实现与逻辑功能。

·强调：除OC（OD）门外，其它门电路不允许多个输出端直接并联。 ·注意：OC门的逻辑符号，在使用OC门时，必须外接Rc电阻和电源，(上拉电阻)。

集电极开路门线与时，外接公共上拉电阻应选取合适。选取的RP应保证输出高电平UOH≥2.4V，以及输出低电平UOL≤0.4V。设有n个OC门线与，驱动TTL与非门的m个输入端工作，现分两种情况来计算：

① 当所有的OC门都截止时，输出UO应为高电平，如图2.4.20所示。这时RP不能太大，如果RP太大，则其上压降太大，输出高电平就会太低，从而会导致UO小于UOHmin。因此当RP为最大值时要保证输出电压为UOHmin，由

个

UOHmin＝－IRPRPmax＝－

(nIOH+mIIH)RPmax

得 RPmax＝

式中IOH是流入每个OC门输出高电平时的漏电流，IIH是流入负载门每个输入端的高电平输入电流，n是OC门的个数，m是负载门输入端的个数(不是负载门的个数)。图中标出了此时各个电流的实际流向。

② 当n个OC门中，只有一个导通时，输出也应为低电平且不高于UOLmax，RP

中的电流IRP和负载门的输入低电平电流IIL都流入该门，这是最不利的一种情况。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOLmax，就会使OC门的T3脱离饱和，导致输出低电平上升。因此，当RP为最小值时要保证输出电压为UOLmax，由

IOLmax＝IRP+IIL＝+IIL

得 RPmin＝

式中，UOLmax是OC门输出低电平的上限值，IOLmax是OC门输出低电平时的灌电流能力，IIL是负载门的输入低电平电流，是负载门的个数。(如果负载门为或非门，则

应为输入端个数。)

故所选用的公共上拉电阻RP应为

RPmin≤RP≤RPmax

2. 三态门(Three State Logic，简称TSL门)

三态门又称TSL门，它的特点是输出端除了高电平、低电平两个状态以外，还有第三个状态，即高阻状态，高阻状态也称为禁止状态。

注意：使能控制端的有效电平

·利用三态门可以实现总线结构，关键是轮流工作，任何时刻只有一个工作，这样就可以把各个门的输出信号轮流传输到总线上，而互不干扰。

·利用三态门实现数据双向传输

2.4 CMOS集成逻辑门电路

单元电路都是用N、P沟道增强型MOS管各一个，按照互补对称形式连接起来构成的，它们在工作时，总是一个管子导通，而另一个管子截止，即所谓互补状态。

一 CMOS反相器 1．电路组成和工作原理

电路图：TN是工作管；TP是负载管。两只管子的栅极并接在一起作为信号输入端，漏极串接在一起作为信号输出端，TP的源极接电源UDD，TN的源极接地。

设TN的开启电压为UTN＝2V，TP的开启电压为UTP＝－2V，通常为了保证正常工作，要求UDD＞UTN＋︱UTP︱，这里取UDD＝10V。

当输入UI为低电平0V时，UGSN＝UI当输入UI为高电平＋10V时，UGSN＝UI＝10V>UTN，所以TN导通；同时UGSP＝UI

－UDD＝(10－10)V＝0V，大于开启电压UTP＝－2V，所以TP截止，UO≈0V。

2． 输入保护电路

·加保护电路的原因：高阻、小电容、氧化硅绝缘层厚度只有10－2μm左右，其耐压大约在80～100V之间。电荷易积累、形成高电压。

·CMOS反相器的输入保护电路。图中二极管D1、D2、D3的正向导通压降一般为UDF＝0.5～0.7V，反向击穿电压在30V左右，RS＝1.5～2.5K，C1和C2分别是TN和TP的栅极等效电容。

3. 输出特性

(1) 低电平输出特性－－灌电流负载

当CMOS反相器的输出为低电平，即UO＝UOL时，TN导通，TP截止，这时负载电流IOL从VDD经负载电阻RL流入CMOS反相器的TN，输出电平随IOL增加而提高，由于此时的UOL就是UDSN、IOL就是iDN，所以UOL与IOL的关系曲线也就是TN的漏极特性曲线。另外由于TN的导通内阻与UGSN(UI)的大小有关，UI越大导通内阻越小。所以从曲线上还可以看到，同样的IOL值下UDD越高，TN导通时的UGSN(UI)越大，UOL也越低，CMOS反相器带灌电流负载能力则越强。

(2) 高电平输出特性

当CMOS反相器的输出为高电平，即UO＝UOH时，TP导通，TN截止，这时负载电流IOH从VDD经TP流出，供给负载电阻RL，随着负载电流的增加，TP的导通电压增大，UOH下降。在同样的IOH值下UDD越高，则TP导通时的UGSP越负，它的导通内阻越小，UOH也就下降的越少，CMOS反相器带拉电流负载能力则越强。

5. 电压传输特性和电流传输特性

·阈值电平UTH=0.5VDD

6. 输入端噪声容限

CMOS反相器的UNL和UNH相等，接近UDD。显然，随着UDD的增加，UNL和UNH相应地增大，这也是在使用CMOS逻辑门电路时都采用较高电源电压的重要原因。

7. 传输延迟时间

在CMOS反相器电路中，尽管MOS管的开关过程中不存在双极型三极管中载流子的聚集和消散过程，但由于电路内部电阻、电容的存在以及负载电容的影响，仍会存在传输延迟。尤其由于CMOS电路的输出电阻比TTL电路的输出电阻大得多，所以负载电容对传输延迟时间和输出电压的上升时间、下降时间影响更为显著。图2.5.10所示是CMOS反相器在电容负载下的工作情况，CL可能是下一级电路的输入电容，也可能是其他负载电路的电容和接线电容。

此外，由于MOS管导通时的输出电阻随UGS增大而降小(导电沟道变宽)，而通常情况下UGS又与UDD直接相关，所以传输延迟时间也与VDD有关，这一点与

TTL电路不同。 右图以CC4009为例，画出了电源电压VDD和负载电容CL对传输延迟时间的影响。

8. 功耗

CMOS反相器工作时的总功耗PD＝PS+Pd，其中，PS为静态功耗，Pd为动态功耗。 (1) 静态功耗

CMOS反相器的静态功耗很小。 (2) 动态功耗

CMOS反相器的动态功耗是指它从一个稳定状态突然转变到另一个稳定状态的过程中产生的功耗。动态功耗Pd＝PT+PC，PT是TN和TP在短时间内同时导通所产生的功耗，PC是对负载电容充、放电所产生的功耗。

当满足UDD＞UTN+∣UTP∣时，在输入信号UI由高电平过渡到低电平或由低电平过渡到高电平的过程中，都将出现短时间UDD－∣UTP∣＞UI＞UTN的状态，这时TN和TP同时导通，有瞬时导通电流iD流过CMOS反相器，其瞬时导通功耗PT＝UDD·ID，ID为瞬时导通电流iD的平均值。

二、CMOS与非门、或非门、与门和或门 1．CMOS与非门电路

n个输入端的与非门必须有n个NMOS驱动管串联和n个PMOS负载管并联。 2． CMOS或非门电路

n个输入端的或非门，必须用n个NMOS管并联和n个PMOS管串联。 比较CMOS与非门和或非门电路可知，与非门的驱动管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，驱动管彼此并联，对输出电压不致有明显影响。因而CMOS或非门用的较多。

3．带缓冲级的CMOS门电路

对于基本CMOS与非门和或非门，如果从输出端上看，其结构是不对称的。这种电路的不对称将导致：

(1) 使电路的输出特性不对称；

(2) 使电路的电压传输特性发生偏移，阈值电压不再是UDD，从而使噪声容限减小。

随着输入端数目的增加，这种电路结构的不对称会更严重，带来的问题就更突出。

解决办法：

在基本门电路的每个输入端和输出端都附加一级CMOS反相器，便可构成带缓冲级的CMOS门电路。需要注意的一点是输入、输出端增加缓冲级以后，电路的逻辑功能也发生了变化。

很显然，在基本CMOS门电路的每个输入端和输出端都加上反相器作为缓冲级后，其输入特性和输出特性就都与反相器相同了，这不仅改善了电路的电气特性，同时也给使用带来了方便。

三、CMOS传输门、三态门和漏极开路门 1．CMOS传输门

CMOS传输门(Transmission Gate，缩写为TG)的电路图，

CMOS传输门由P沟道增强型MOS管TP和N沟道增强型MOS管TN并联组成，由于TP和TN的源极和漏极在结构上是完全对称的，源极和漏极可以互换，所以栅极的引出端画在栅极的中间，信号可以双向传输。设TN和TP的开启电压为︱UT︱＝2V，且输入模拟信号在－5V～＋5V范围之内。为使衬底与漏源极之间的PN结任何时候都不致正偏，故TP的衬底接＋5V，TN的衬底接－5V，C和

是互补

的控制信号，分别控制两管的栅极。传输门实际上就是一种可以双向传输模拟信号的压控开关，当然也可以传送数字信号。

CMOS传输门导通时，其导通电阻只有几百欧。 2． CMOS三态门

使能控制端低电平有效的CMOS三态门电路及逻辑符号。

使能控制端高电平有效的CMOS三态门电路及逻辑符号，即当使能控制端为高电平时电路处于工作状态，为低电平时电路呈现高阻状态。

3． CMOS漏极开路门(OD门) CMOS漏极开路门的电路和逻辑符号。 OD门可以实现线与功能，即Y＝

·。